


1a) Konstruera statisk CMOS grind för

$$z_a = (m_0 \cdot \bar{m}_1) + (\bar{m}_0 \cdot m_1)$$

$$\bar{z}_a = \overline{(m_0 \cdot \bar{m}_1) + (\bar{m}_0 \cdot m_1)} = (m_0 \cdot m_1) \oplus (\bar{m}_0 \cdot \bar{m}_1)$$

z_a ger pMOS trädet och \bar{z}_a ger nmos trädet.

Transistorschema:



b) Skriv sanningstabellen i form av ett Karnaughdiagram,

		bc			
		00	01	11	10
a	0	0	1	0	1
	1	0	1	1	0

Inringning av ettor ger uttrycket för p-mos trädet,


$$\bar{b}c + ac + \bar{a}\bar{b}\bar{c} = c(a + \bar{b}) + \bar{a}\bar{b}\bar{c}$$

Inringningar av nollor ger uttrycket för n-mos trädet

$$\bar{b}\bar{c} + \bar{a}bc + a\bar{c} = \bar{a}bc + \bar{c}(a + \bar{b})$$

forts. 1b)

Transistor schema:



för både 1a och 1b gäller




2. Se kursboken

3. Se kursboken

4. Ta fram en full-adderare i passtransistorlogik

Använder följande modell:



där P är passtransistorn, och $f_0, f_1, f_P, f_{\bar{P}}$ är logiska funktioner

Fulladderaren s funktion för s (summa) och c_0 (carry out) skrivs i Karnaugh diagram.

		a	b		
		00	01	11	10
c	0	f_0	f_1	f_P	$f_{\bar{P}}$
	1	f_1	$f_{\bar{P}}$	f_0	f_P

		a	b		
		00	01	11	10
c	0	f_0	f_1	f_P	$f_{\bar{P}}$
	1	f_1	$f_{\bar{P}}$	f_0	f_P

Välj c som passvariabel.

4) forts.

M.h.a inringningarna kan vi teckna uttrycken för funktionerna:

För s :

$$f_c = \bar{a}\bar{b} + ab$$

$$f_{\bar{c}} = \bar{a}b + a\bar{b}$$


För C_0 :

$$f_0 = \bar{a}\bar{b}$$


$$f_1 = ab$$

$$f_c = \bar{a}b + a\bar{b}$$


Fulladderarens transistorschema ritas upp:




5. Toggle vippa i TSPC.




Negativt flanktriggad Toggle-vippa




6. Beskrivning: se föreläsningsanteckningar
och kursbok.



II



7 Bidirektionell pad.



Låt $\text{OE} = \text{output-enable}$

D \Rightarrow data.out

P och N styrsignaler till drivande inverterare.

Sanningstabell:

OE	D	N	P	OUT
0	X	0	1	?
1	0	1	1	0
1	1	0	0	1

8)

a) Uppskatta effekt för brukningen:

$$P_{\text{tot}} = P_{\text{logik}} + P_{\text{IO}} + P_{\text{clk}}$$

$$\begin{aligned} P_{\text{logik}} &= P_{\text{gate}} \cdot n_{\text{gates}} \cdot f \cdot \alpha_{\text{logik}} \\ &= 3 \cdot 10^{-6} \cdot 60000 \cdot 50 \cdot 0.1 = \underline{\underline{900 \text{ mW}}} \end{aligned}$$

$$\begin{aligned} P_{\text{clk}} &= n_{\text{dff}} \cdot C_{\text{clk}} \cdot V_{\text{DD}}^2 \cdot f \\ &= 9000 \cdot 28 \cdot 10^{-15} \cdot 3.3^2 \cdot 50 \cdot 10^6 = 137 \text{ mW} \end{aligned}$$

$$\begin{aligned} P_{\text{IO}} &= \overset{=0.08}{\alpha_{\text{IO}}} \cdot (292 \cdot 10^{-12} + 3.3^2 \cdot 30 \cdot 10^{-2}) \cdot 50 \cdot 10^6 \cdot 8 \\ &= 20 \text{ mW} \end{aligned}$$

$$P_{\text{tot}} = 900 + 137 + 20 = 1057 \text{ mW}$$

Svar: Effektförbrukningen är 1.057 W vid 3.3V

8 b)

Matningsspanningen kan sänkas så att fördräjningarna ökar från 10ns till 20ns.

Ettigt formelsamlingen så är $t = k_A \cdot \frac{1}{V_{DD}}$
där k_A är konstant om man enbart
förändrar matningsspanningen.

Vi vet också att $P = k_B \cdot V_{DD}^2$ där
 k_B är konstant.

I utgångsläget har vi $t_1 = 10\text{ns}$ och $V_{DD1} = 3.3\text{V}$
och det sökta läget $t_2 = 20\text{ns}$ och $V_{DD2} = ?$

$$\frac{t_1}{t_2} = \frac{k_A \cdot V_{DD2}}{k_A \cdot V_{DD1}} \Rightarrow V_{DD2} = V_{DD1} \cdot \frac{t_1}{t_2}$$

$$V_{DD2} = 1.65\text{V}$$

$$P_{tot2} = P_{logik2} + P_{IO} + P_{Clk}$$

$$P_{logik2} = P_{logik} \cdot \left(\frac{V_{DD2}}{V_{DD1}}\right)^2 = 225\text{mW}$$

$$P_{Clk2} = P_{Clk} \cdot \left(\frac{V_{DD2}}{V_{DD1}}\right)^2 = 34\text{mW}$$

$$P_{tot2} = 225 + 34 + 20 = 279\text{mW}$$

SVAR: Det går att reducera från 1100mW till 280mW