

Laboration 2: Digitalkretskonstruktion / Digital konstruktion II

Konstruktion av dynamiska grindar

Funktionell beskrivning

Konstruera dynamiska grindar med funktionen som är beskriven i sanningstabellen nedan:

A	B	C	Z
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Där A, B och C är ingångar och $Z=f(A,B,C)$ är utgång.

Statisk CMOS grind

Ta fram ett transistorschema för en statisk CMOS grind. Hur många transistorer krävs ?

CVSL

Konstruera CVSL grindar av funktionen som delas upp i två steg. Använd figur 5.39 a) som förebild. Verifiera konstruktionen med simulering i Lsim.

TSPC

Konstruera en TSPC variant av funktionen. Dela upp funktionen i två steg där första delen beräknas då klocksignalen är hög och den andra delen beräknas då klocksignalen är låg. Uppdelningen ska göras så att ungefär lika stor del av logiken hamnar i de två stegen. Verifiera konstruktionen med simulering i Lsim.

Dominologik

Konstruera en dominologik variant av funktionen. Dela upp funktionen i två steg där *precharge* fasen är då klocksignalen är låg och *evaluate* då klocksignalen är hög. Använd figur 5.36 c) som förebild. Verifiera konstruktionen med simulering i Lsim.

Redovisning av laborationen

Laborationsrapporten skall innehålla transistorscheman och simuleringsresultat i form av timingdiagram. En jämförelse av hastighet och antalet transistorer ska redovisas. Beskriv hur transistordimensioneringen har gjorts och motivera.

Simulering

Använd Lsim i *adept*-mode.