

1 a) Konstruera en stationär CMOS gränd med följande logiska funktion:

$$z_a = m_0 \cdot \bar{m}_1 + \bar{m}_0 \cdot m_1$$

Skriv om uttrycket så att det passar CMOS implementering

$$\begin{aligned} z_a &= \overline{m_0 \bar{m}_1 + \bar{m}_0 m_1} = \\ &= \overline{m_0 \bar{m}_1} \cdot \overline{\bar{m}_0 m_1} = \\ &= (\bar{m}_0 + m_1)(m_0 + \bar{m}_1) \end{aligned}$$



nMOS trädet blir:

$$z_{an} = (\bar{m}_0 + m_1)(m_0 + \bar{m}_1)$$

pMOS trädet blir:

$$z_{ap} = z_a = m_0 \bar{m}_1 + \bar{m}_0 m_1$$

CMOS grinden ritas som:



1b) Konstruera en statisk CMOS grind som fungerar enligt sanningstabellen nedan:

a	b	c	Z_b
0	0	0	0
0	0	1	1
0	1	0	1
1	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1


Ta fram minimalet uttrycket på SOP-form för Z_b m.h.v Karnaugh-diagram.

		bc			
		00	01	11	10
a	0	0	1	0	1
	1	0	1	1	0



Z_b

$$\begin{aligned}
 Z_b &= \overline{\bar{b}c} + ac + \overline{\bar{a}\bar{b}\bar{c}} \\
 &= \overline{\bar{b}c + ac + \overline{\bar{a}\bar{b}\bar{c}}} \\
 &\Rightarrow \overline{\overline{\bar{b}c} \cdot \overline{ac} \cdot \overline{\bar{a}\bar{b}\bar{c}}} \\
 &= \overline{(b+\bar{c})(\bar{a}+\bar{c})(a+b+c)}
 \end{aligned}$$


CMOS grind:



2 Genomskärning för en inverterare i process med n-substrat.



3. Ta fram ett uttryck baserat på RC-modell för den längsta stig- resp. falltiden.



för signalen)

Stigtiden v_{pz} i utgångsmoden z definierar vi som $t_r = R_p \cdot C_L$
Falltiden för signalen på z definierar vi som $t_f = R_N \cdot C_L$

Där R_p är resistansen mellan V_{DD} och z ,

R_N är resistansen mellan V_{SS} och z , C_L är den totala kapacitansen som laddas upp/ur vid förändring av logiskt värde på z .

$$R_N = m \cdot \frac{R_h}{n_n}$$

$$R_p = \frac{R_p}{n_p}$$

$$C_L = C_{intern} + C_r + C_{gates}$$

där

C_{intern} är den interna kapacitansen som kommer från source- och drainkapacitanser i noden z och C_{gates} kommer från grindar anslutna till noden z .


$$C_{intern} = m \cdot n_p \cdot C_d$$

$C_{gates} = k \cdot C_i$ där C_i är inkapacitansen för en grind.

$$C_L = m \cdot n_p \cdot C_d + C_r + k \cdot C_i$$


SVAR: $t_r = \frac{R_p}{n_p} (m \cdot n_p \cdot C_d + C_r + k \cdot C_i)$; $t_f = \frac{R_N}{n_n} (m \cdot n_p \cdot C_d + C_r + k \cdot C_i)$

4. Ta fram en full-adderare i passtransistorlogik



a	b	c	s	co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Karnaugh diagram för s



Välj a som pass-variabel


$$f_0 = -$$

$$f_1 = -$$

$$f_a = \bar{b}\bar{c} + bc$$

$$f_{\bar{a}} = \bar{b}c + b\bar{c}$$

Karnaugh diagram för co



Välj a som pass-variabel


$$f_0 = \bar{b}\bar{c}$$

$$f_1 = bc$$


$$f_a = \bar{b}c + b\bar{c}$$

$$f_{\bar{a}} = -$$

Passtransistor nät



Passtransistor nät




5. Konstruera en T-vippa i TSPC.

T-vippa baserad på D-vippa




$$Q^+ = \bar{Q}$$

D-vippa i TSPC:



n-latch : TSPC
(master)


p-latch : TSPC
(slave)



6. Beskriv hur testning med full-scan fungerar.
se föreläsningsanteckningar FI4 12(1a) +
kursbok.


Konstruktion av Scan-Vippa:

Symbol



Grundnivå beskrivning

2:1 MUX D-VIPPA




φ

2:1 MUX

Sanningstabell:


TE	IO	I1	D
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

K-diagram




task 6.

Transistorschema for 2:1 MUX




$$\begin{aligned} T_E &\rightarrow D \rightarrow \bar{T}_E \\ I_O &\rightarrow D \rightarrow \bar{I}_O \\ I_I &\rightarrow D \rightarrow \bar{I}_I \end{aligned}$$

Transistorschema för D-vippa av CML typ.



7. Ta fram nödvändig logik för en bi-directionell pad



Funktion: Då output-enable (OE) är '0' ska den fungera som en ingång och därför $OE=1$ ska den fungera som en utgång, d.v.s data.out ska drivas ut på padden.

Då $OE=0$ ska anslutningspunkten a sättas till högimpedant tillstånd (Z).


Låt $DO = \text{dataout}$, $DI = \text{datain}$.

Sanningstabell för anslutningspunkten a.

OE	DO	a
0	0	Z
0	1	Z
1	0	0
1	1	1

Låt OE styra en transmissionsgrind (TG) så att den leder då $OE=1$ och spärrar då $OE=0$.

Grindschema för bidirektionell pad:



8.

Upphöatra effektörbrukningen i ett helt synkront chip med följande data:

$$N_{gates} = 60,000$$

$$n_{dff} = 9000$$

$$n_{out} = 8$$

$$N_{in} = 14$$

$$C_{ch} = 28 \text{ fF}$$

$$\alpha_{logic} = 10\%$$

$$\alpha_{IO} = 8\%$$

$$V_{DD} = 3.3V$$

$$f = 50 \text{ MHz}$$

$$C_L = 30 \text{ pF}$$

$$P_{gate} = 3 \text{ } \mu\text{W/MHz/gate}$$

Kommentar:

I uppgiften anges ej hur mycket effekt ger till drivkretsarna för klocksignalen. Därför antas effektörbrukningen där vara noll.

Den totala effektörbrukningen beräknas som

$$P_{tot} = P_{gates} + P_{clock} + P_{IO}$$

där P_{gates} är effekten i grindarna, P_{clock} effekten i klocknätet och P_{IO} är effektörbrukningen i utgångspaddarna.

(Ingen effekt förbrukning i inpaddar).

$$\begin{aligned} P_{gates} &= N_{gates} \cdot P_{gate} \cdot f \cdot \alpha_{logic} \\ &= 60000 \cdot 3 \cdot 10^{-6} \cdot 50 \cdot 0.1 = 900 \text{ mW} \end{aligned}$$


$$\begin{aligned} P_{clock} &= C_{ch} \cdot n_{dff} \cdot f \cdot V_{DD}^2 = 28 \cdot 10^{-15} \cdot 9000 \cdot 50 \cdot 10^6 \cdot 3.3^2 \\ &= 137.2 \text{ mW} \end{aligned}$$

$$\begin{aligned} P_{IO} &= \alpha_{IO} (292 \cdot 10^{-12} + V_{DD}^2 \cdot C_L) \cdot f \cdot n_{out} \\ &= 0.08 (292 \cdot 10^{-12} + 3.3^2 \cdot 30 \cdot 10^{-12}) \cdot 50 \cdot 10^6 \cdot 8 \\ &= 19.798 \text{ mW} \end{aligned}$$

$$P_{tot} = 1.06 \text{ W}$$

8 b) Bestäm hur mycket åttetidsförbrukningen kan reduceras genom att reducera V_{DD} så att timingmarginalen på 10 ns blir 0 ns.

Timing



Antag att vi kan approximera fördräjningen i CMOS-grindarna med

$$t = k \cdot \frac{C}{\beta V_{DD}} \quad (\text{se formelsamling i kantun})$$

där C är den kapacitansen på grindens utgång, k är en teknologiberoende konstant, V_{DD} är matningsspänningen och β är transkonduktansparametern för transistorn. k, C och β kan antas vara oberoende av matningsspänningen.

$$t_1 = k \cdot \frac{C}{\beta V_{DD1}} \quad (1)$$

om vi sänker matningsspänningen så att $t_2 = \frac{1}{50 \cdot 10^{-9}}$ (d.v.s ingen tidsmarginal) så att den blir V_{DD2}

$$t_2 = k \cdot \frac{C}{\beta V_{DD2}} \quad (2)$$

dividera (1) med (2)

$$\frac{t_1}{t_2} = \frac{k \cdot \frac{C}{\beta V_{DD1}}}{k \cdot \frac{C}{\beta V_{DD2}}} = \frac{V_{DD2}}{V_{DD1}} \Rightarrow V_{DD2} = V_{DD1} \cdot \frac{t_1}{t_2}$$

8b) forts.

Eftaft förbrukningen för fördjupningen t_1 skrivs som

$$P_1 = \frac{1}{2} \alpha (V_{DD1}^2 f) \quad (3)$$

för t_2

$$P_2 = \frac{1}{2} \alpha (V_{DD2}^2 f) \quad (4)$$

där

α , C , och f är oberoende matningspåslängden

dividera (3) med (4)

$$\frac{P_1}{P_2} = \frac{\frac{1}{2} \alpha (V_{DD1}^2 f)}{\frac{1}{2} \alpha (V_{DD2}^2 f)} = \frac{V_{DD1}^2}{V_{DD2}^2}$$

$$P_2 = P_1 \cdot \frac{V_{DD2}^2}{V_{DD1}^2}$$

$$P_2 = P_1 \cdot \frac{(t_1/t_2 \cdot V_{DD1})^2}{V_{DD1}^2}$$

$$P_2 = P_1 \cdot \frac{t_1^2}{t_2^2}$$

$$t_1 = 10\text{ ns}$$

$$t_2 = 20\text{ ns}$$

$$P_2 = P_1 \cdot \frac{10^2}{20^2} = 0.25 P_1$$

$$V_{DD2} = V_{DD1} \cdot \frac{t_1}{t_2} = 3.3 \cdot \frac{10}{20} = 1.65\text{ V}$$

$V_{DD2} > 1.5\text{ V}$ (krav för att grindarna ska fungera)

Svar: Genom att sänka matningspåslängden till hälften ($3.3 \rightarrow 1.65\text{ V}$) så blir effekt förbrukningen 25% av den ursprungliga.