


1. Konstruera en statisk CMOS grind för

$$f = \overline{(x+y)} \cdot z + w$$

$$f_n = (x+y) \cdot \bar{z} + w$$

$$f_p = (\bar{x}\bar{y} + \bar{z}) \bar{w}$$

Transistorschema:



2.

Mellan vilka värden kan en inverterares V_I ligga?

Från bifogad formelsamling har vi:

$$V_I = \frac{V_{DD} - |V_{TP}| + V_{Th} \cdot r}{1+r}$$

$$\text{där } r = \sqrt{\beta_n / \beta_p}$$

V_I ändras genom att ändra transistorernas W/L förhållande
(och därmed deras β).

För att testa gränserna letar vi $r \rightarrow 0$ och $r \rightarrow \infty$

$$V_I(r=0) = \frac{V_{DD} - |V_{TP}|}{1} = V_{DD} - |V_{TP}|$$

$$V_I = \frac{V_{DD}}{1+r} - \frac{|V_{TP}|}{1+r} + \frac{V_{Th}}{\frac{1}{r}+1}$$

$$V_I(r \rightarrow \infty) = V_{Th}$$

Svar: V_I kan variera mellan $V_{DD} - |V_{TP}|$ och V_{Th} .

3 Faktorer som bidrar till effektförbrukning i CMOS logik:

- Dynamisk effekt: Energin som går åt till att ladda upp och ur kapacitiv last.
- Kortslutningseffekt: Kommer sig av den kortslutningsström som går från V_{DD} till V_{SS} under omställning i en gränd
- Läckströmmar: Kommer sig av läckströmmar i backspända dioder samt sub-threshold strömmar.

4

Från sekvenserna ser vi att switchingaktiviteten i fall 1 är $\alpha_1 = \frac{4}{10}$ och fall 2 $\alpha_2 = \frac{6}{10}$

Om vi antar att endast dynamisk effekten är bidragande till den totala effektförbrukningen så gäller

$$P = \frac{1}{2} \alpha C V_{DD}^2 f$$

så kan vi skriva

$$\frac{P_1}{P_2} = \frac{\frac{1}{2} \alpha_1 C V_{DD}^2 f}{\frac{1}{2} \alpha_2 C V_{DD}^2 f}$$

Vi söker P_2 :

$$P_2 = P_1 \cdot \frac{\alpha_2}{\alpha_1}$$

med insatta värden fås

$$P_2 = 6.2 \cdot \frac{6}{4} [\mu W]$$

$$\underline{\text{Svar:}} \quad P_2 = 9.3 \mu W$$


021014

5. Bestäm minsta värdet på kapacitansen i noden z så att strömläckage i inverterens pMOS transistorn undviks.


Det problem som kan uppstå i dynamiska grindar är att en dynamisk nod är utsatt för laddningsdelning med andra noder. I kretsen så kan de interna noderna (betecknade som C_i) vara laddade till V_{DD} och noden z laddad till V_{DD} . Om insignalerna $D=0$, $C=1$ och $B=0$ vid tidpunkten t_1 och vid tidpunkter t_2 , där $t_2 > t_1$, går D hög kommer laddningen på z att fördela sig på C_z och $3 \cdot C_i$.

Ska vi analysera laddningsdelningen kan vi använda oss av följande ekvivalentkretsar:

$$t = t_1$$



$$t = t_2$$



$$V_z = \frac{C_z \cdot V_{DD} + 3C_i \cdot 0}{C_z + 3C_i}$$


$$\text{lös ut } C_z : \quad C_z = \frac{3C_i V_z}{V_{DD} - V_z}$$

Den minsta spänningen V_z vi kan ha utan att pMOS tr. ska börja leda är $V_{DD} - |V_{TP}|$.

$$\begin{aligned} \text{Med insatta värden blir } C_z &= \frac{3C_i(V_{DD} - |V_{TP}|)}{V_{DD} - V_z} \\ &= \frac{3 \cdot 5(5 - 0.7)}{V_{DD} - V_{DD} + 0.7} = 92 \text{ fF} \end{aligned}$$

Svar: Kapacitansen måste vara större än 92 fF

b. Bestäm samtliga möjliga arbetsområden för kopplingarna.




Villkor för mättnad $|V_{TP}| > V_{SG} - V_{SD}$
Villkor för cutoff $|V_{TP}| > V_{SG}$

$$V_{SG} = 1.5V$$

$$\text{om } |V_{TP}| < V_{SG}$$

så är transistorn i mättnad eftersom $V_{SG} = V_{SD}$
annars är den i cut-off.



$$V_{SG} = V_{DD} \quad (1)$$

$$V_{SD} = V_{DD} - V_D \quad (2)$$


(1) o (2) insatt i villkoret för mättnad ger

$$V_{DD} - V_D > V_{DD} - |V_{TP}| \Rightarrow$$

om $V_D > |V_{TP}|$ är transistorn i mättnad

annars är den i längre området ($V_D < |V_{TP}|$)

Transistorn är endast i cut-off om $|V_{TP}| > V_{DD}$




$$V_{SG} = 0 \quad \text{vilket är mindre än } |V_{TP}|$$

- 8 En positivt flanktriggad master-slave FF ges då slave-latchen är transparent d^o clk = 1 och master-latchen transparent d^o clk = 1.


a) Latchen kräver tvåfasklockning där clk inverteras.

Från schemat för latchen ser vi att den är transparent d^o clk = 1 ($\bar{clk} = 0$) och används som slave-latch. Med inverterad klocksignal ges vi master-latchen.



b) Master-Slave FF konstrueras med en latch av n-typ och p-typ och en klockfas behövs.

Från schemat till vänster ser vi att latchen är transparent d^o C = 1 (n-typ) och den till höger är transparent d^o C = 1 (p-typ).



9. Ta fram samtliga testvektorer som testar $j-a-0$ och $j-a-1$ fel i kretsen given i uppgiften

Ta fram vektorer för s-a=0:

	(b)	(c)	(d)	(a)						
n ₀	n ₁	n ₂	n ₃	n ₄	n ₅	n ₆	n ₇	n ₈	n ₉	
1	D	-	-	1	-	-	-	-	-	Prop. D till ingångarn
1	D	o	-	1	D	-	-	-	-	Prop. D till n ₅
1	D	o	-	1	D	D	-	-	-	Prop. D till n ₆
1	D	o	o	1	D	D	D	-	-	Prop. D till n ₉

Det finns en vektor: $(a, b, c, d) = (1, 1, 0, 0)$

Ta fram vektorer för s-a-1:

n_0	n_1	n_2	n_3	n_4	n_5	n_6	n_7	n_8	n_9	
0/-	D	-	-	/o	-	-	-	-	-	Prop. D till ingångarna
0/-	D	o	-	/o	-	-	-	-	-	Prop. D till n5
0/-	D	o	-	/o	-	D	-	-	-	Prop. D till n6
0/-	D	o	o	/o	-	D	D	-	-	Prop. D till n7

Följande vektorer för (a, b, c, d) , fås:

$$(-, 0, 0, 0), (0, -, 0, 0)$$

Svar. testvektorer (a, b, c, d) för att testa $s-a=0$:


nodes $n_1 : (1,1,0,0)$

samt $s-a-$) i modern til:

020114


10.

a) Krets för full-scan:



s_1 serial scan in
 s_0 serial scan out
TE test enable ($TE = 1$ scan-mode, $TE = 0$ normal-mode)

b) under test är ingångarna $x_0 - x_3$ ointressanta



- Scanna in data : 4 klockcykler för att få in $x_0 - x_3$ i registren. $TE = 1$
- Klocka in data i utgångsregistret : 1 klockcykel $TE = 0$
- Scanna ut data : 2 klockcykler för att få ut $z_0 - z_1$